1. Definiti notiunea de test.
Set de operatiuni care
vizeaza verificarea daca o unitate de fabricate functioneaza correct, dupa
specificatii sau nu.
2. Definiti notiunea de
defect detectat.
O secventa de test detecteaza
un defect in cazul in care valorile pe care le genereaza pe iesirile UUT sunt
diferite de valorile generate cand UUT este defect liber. Daca reaspunsul produs este diferit de raspunsul
asteptat in circ fara defect.
3. Care sunt avantajele si
dezavantajele testului structural?
Avantaje: instumente disponibile pt generarea automata,
evaluare precisa de acoperire, capacitate de diagnosticare, independenta de
proiectare(design)
Dezavantaje: aplicabila doar in cazul in care se cunoaste
netlist.
4. Care sunt pasii testului
final de productie?
1.Off-line, generează
secvența de încercare care urmează să fie aplicate la intrările UUT.
2. Off-line, determina
comportamentul de unitate (de exemplu, non defect) de referință atunci când se
aplică Secvențe de încercare.
3. La moment de încercare,
să recurgă la ATE (Echipamente de testare automate):
• aplică Secvențele de
testare la intrări UUT
• compara ieșirilor UUT cu comportamentul
de ieșire de referință.
-minimizeaza nivelul defectului prin identificarea
unitatilor defecte; se face o diagnoza a timpului de defect si locatia lui;
asigura imbunatatirea procesului de productie si a fazei de test.
5. Prezentati arhitectura
unui ATPG
6. Precizati 4 cai de
reducere a costului testarii.
testam la
nivel de subsistem, costul testarii depinde de complexitatea metodei; sa
consideri testarea ca parte a specificarii; stabilitatea clara a defectului
tinta(ceea ce doresti sa detecetzi). Configurarea unui
mediu de inginerie concurenta Fixeaza clara a tintei calitatii Nu subestima si
nu supraestima costurile testului Indentifica
in mod clar tinta defectiunii si tinta defectelor. Identificarea valorilor
corespunzzatoare. Maximizati
reutilizarea pt a reduce minim TTM, TT$, $$. Adoptarea tehnicii de proiectare
pt reutilizare pt ambelel modele si
teste.
7. Clasificati ATPG dupa
natura circuitului tinta. poate fi secventional si combinational.
Dupa strategia doptata testelor de genrare: structural, functional , mixt, bazat pe simulare.
Dupa arhitectura gazda: mono processor,
arhitectura paralela, sisteme distribuite.
8. Incercuiti raspunsurile
corecte: a) in circuitele TTL defectele de tip scurt se modeleaza prin porti logice
SI b) in circuitelel CMOS defectele de tip scurt de modeleaza prin porti logice
SAU
9. Care sunt fazele metodei
de testare prin senzitivizarea caii?
sensibilizarea
multipla a caii reprez abilitatea de propagare a erorii pe mai multe cai
recovergente. Initializare defect, implicatiile pe care le are, se
muta frontiera D, justificare de ce valoare am nevoie pt a justifica mutarea
frontierei.
10. Descrieti pe scurt
principiul algoritmului D pt circuite secventiale
D este valoarea primita de la o linie care
este 1 in circuitul bun si 0 in circuit defect.D-drive: este selectat un D (or
D’) de la D-frontier si este propagate in fata cu un nivel. Justificarea liniei:
este determinatata de valorile de intrare necesare pt satisfacerea conditiilor
impuse
Caracteristici:
toate fazele(cu exceptia implicatiei) poate conduce la incoerenta à backtracking. Eficienta metodei depinde de ordienea deciziilor
posibile. Este complet daca un
model de test exista si este gasit
11. Enumerati tipurile de
algoritmi pt simularea cu defect.
testarea
paritatii, test prin numararea de 1;test sindromului, numararea tranzitiilor,
analiza de semnatura.
12. Care sunt dispozitivele
logice pt realizarea operatiilor de suma modulo 2, memorie de un bit si
multiplicare cu o constanta binara, in BIST.
comparator
de paritate; numarator de tranzitii si LFSR(registru).
13. Definiti notiunea de
defectiune.
Lipsa de ceva necesar sau
dorit pt finalizare sau perfectionare; deficient. Defectiunile care pot aparea
in structura fizica a unui sistem nu sunt evident numarabile in termn de tip
locatii si tipul de aparitie
14.
Enumerate 5 tipuri de defecte.
Defecte hardware,
software, defect la nivel electric,
defect la nivel poarta, la nivel RT, la nivel de sistem, la nivel de
retea. specificatii
incomplete, componente proaste, trasee incorecte, de fabricatie, fizice, etc.
15.
In ce consta activarea unui defect.
Cand un comportament
diferit apare, la defectarea site-urilor intre masini defecte si bune. Chiar daca un defecet activat nu apare
neaparat sus, deoarece site-ul defect nu poate fi observant din afara. Un defect e activat cand apare o
comportare diferita intr-un anumit punct intre masina buna si cea defecta.
16. Desenati schema de
principiu a unui compactor de paritate si a unuia care Numara tranzitiile.
17. Care sunt intrusctiunile
obligatorii conform standardului ieee1149.1? prezentati pasii unei instructiuni
INTEST.
ByPass; Sample/Preload;
Extest iar cele optionale sunt Intest si Runbist.
18. 3 cauze care influenteaza costul ridicat al
testarii
Solutiile de testare conventionale
nu se intensifica. Costurile ridicate ale instumentelor ATPG. Costurile
ridicate ale ATE. Costul ridicat al testelor pe unitate; costul generarii testelor depinde de complexitatea metodei de generare a
testelor; aplicarea unui set mai mare duce la cresterea costului datorita
duratei mai mare de aplicare si a necesarului sporit de memorie.
19. Notiunea de testabilitate
si proiectare pt testabilitate
Testabilitatea-
capabilitatea unui produs de a fi testst satisfacand un set de constrangeri
dat, in termini de calitate, cost, timp
Proiectare pt
testabilitate- modifica logic intr-un mod de a face testarea mai usoara.
20. Desenati schema relatiei
dintre defectiune, defect si eroare
21. Care sunt ipotezele pe
care se bazeaza Delinskki-Markov de calcul a fiabilitatii unui program
22. Desenati schema bloc a
unui corp ce se conformeaza standului IEEE 1149.1
23. Fie algoritmul March de
testare a unei memorii: { sj (wo); s(r0, w1); j(r1, w0); sj(ro)}
a) Descrieti functionarea
algoritmului
b) Care este complexitatea
algoritmului?
24. Asociati
controlabilitatea, observabilitatea, predictibilitatea
Controlabilitatea=este abilitatea de a stabili o valoat specifica semnalului la fiecare
nod intr-un circuit prin setarea valorii in intrarile circuitului
Observabilitatea= abilitatea de a
determina valoarea semnalului la fiecare nod in circuit prin controlarea
valorilor de intrare in circuit si observarea iesirilor
Predictibilitatea= abilitatea de a obtine valori cunoscute pe iesire ca raspunsi la stimuli dati pe intrare.
25. Defect detectat vs
diagnosticat. Caracterizare
Defect detectat: daca reaspunsul produs este diferit de raspunsul
asteptat in circ faa defect.
26. Figurati fazele testarii
in contextual productiei placi echipate
27. Figurati schema bloc a
unui modul cu fabricatii BIST of time
28. Ce se intelege prin latenta defectului? intervalul
de timp scurs intre aparitia defectiunii si aparitia erorii corespunzatoare ei.
29. Desenati un circuit LFSR
care implementeaza programul g(x)=1+x^2+x^15+x^16
30. Caracterizati sistemele
tolerante la defectari cu reductante active (dinamice)
31. Completati spatiile goale:
un domeniu de acceptare ingust pt un test se asociaza cu o sosibilitate ………dar
cu specificitate……
32. Descrieti metoda analizei
componentelor principale (PGA) utilizata in diagnoza sistemelor automate
33. Figurati arhitectura
STUMPS propusa de IBM. Explicati functionarea.
34. Preciazati regulile de
simplificare a unui circuit redundant pt urmatoarele defecte detectabile.
a) B-1-1 a unei porti (N)AND
Remove input
b) Intrare b-1-1 a unei porti (N)OR
Remove gate, inlocuieste cu (0)1
35. Care sunt tndintele
tehnologice care influenteaza testarea
36. Completati spatiile goale:
Un domeniu de acceptare larg pt un test inseamna o sensibilitate….dar o
specificitate…..
37. Ce alte tipuri de teste trebuie
aplicate in afara de cel blocat pt o mai buna acoperire a defectelor
38. Precizati 4 reguli ad-hoc
de proiectare pt testabilitate
puncte de
testare: folosirea punctelor de testare
pt a spori controlabilitatea si observabilitatea
Initializarea:
proiectarea circuitelor pt a fi usor de initializat
Monostable
multivibrators: disablel internal
monostable multivibrators during test
Oscilatoare
si ceasuri: dezactiveaza intern oscilatoarelel si ceasurile pe perioada
testului
Partitionarea
contoarelor si shift register: partitioneaza contoarele mari si shift registrii
in unitati mici
Partitionarea circuitelor combinationale mari: partitionarea
circuitelor mari in subcircuite mici pt a reduce costul generat de test
Redundanta
logica: evita folosirea redundanta logica
Global
feedback path: provide logic to breack paths
39. Figurarati structura unui
registru BILBO. Explicate functionarea sa in modul LFSR
40. Carcacterizati sistemele tolerante
la defecetari cu reductanta hibrida
41. Precizati 3 obiective ale
monitorizarii sistemelor automate
42. DQTR-2008 presupunem TC
este 99, 9% si avem o productie de 1 milion de CI la 40 %yield
a) Care este numarul de Ci
bune si al celor defecte
b) Cate CI defecte scapa de
testare
c) Care este defect per
million in acest caz
43. Figurati fazele testarii
in caZUL PRODUCTIEI DE acti…
44. Definiti, avantaje si
dezavantaje a testului functional
Avantaje: usor de scris, Nu
sunt necesare cunostinte structural, Se lasa la viteza de incarcare
Dezavantaje: evaluarea de
acoperire este grea, Dependent de specificatii, Doar generare manuala
45. Caracterizati dpdv al
fiabilitatii un system TMR
46. Descrieti metoda
…componentelor principale (PCA) utilizata in diagnoza sistemelor automate
Niciun comentariu:
Trimiteți un comentariu